Attorney Docket No. 15162/03810

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re

U.S. application:

Yoshio HAGIHARA

For:

SOLID-STATE IMAGE-SENSING DEVICE

U.S. Serial No.:

To Be Assigned

Filed:

Filed Concurrently

Group Art Unit:

To Be Assigned

Examiner:

To Be Assigned

EXPRESS MAIL MAILING LABEL No.: EL 794556828 US DATE OF DEPOSIT: JUNE 29, 2001

I hereby certify that this paper or fee is being deposited with the United States Postal Service "Express Mail Post Office to Addressee" service under 37 C.F.R. § 1.10 on the dated indicated above and is addressed to: BOX PATENT APPLICATION, Assistant Director for Patents, Washington, DC 20231.

Derrick Gordon

Name of Person Mailing Paper or Fee

Signature

Date of Signature

JUNE 29, 2001

# **Box PATENT APPLICATION**

Assistant Director For Patents Washington, D.C. 20231

# **CERTIFIED COPY OF PRIORITY DOCUMENT**

Submitted herewith is a certified copy of Japanese Patent Application No. 2000-197745 filed June 30, 2000. Priority benefit under 35 U.S.C. § 119/365 for this Japanese patent application is claimed for the aboveidentified United States patent application.

Respectfully submitted,

Registration No. 20,047

Attorney for Applicant

JWW/fis

SIDLEY AUSTIN BROWN & WOOD

717 North Harwood, Suite 3400

Dallas, Texas 75201-6507

(214) 981-3328 (Direct)

(214) 981-3300 (Main)

(214) 981-3400 (Facsimile)

June 29, 2001

# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 6月30日

出 願 番 号 Application Number:

特願2000-197745


出 願 人 Applicant (s):

ミノルタ株式会社

2001年 4月13日

特 許 庁 長 官 Commissioner, Patent Office





### 特2000-197745

【書類名】

特許願

【整理番号】

TL03573

【提出日】

平成12年 6月30日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/14

【発明の名称】

固体撮像装置

【請求項の数】

12

【発明者】

【住所又は居所】

大阪市中央区安土町二丁目3番13号 大阪国際ビル

ミノルタ株式会社内

【氏名】

萩原 義雄

【特許出願人】

【識別番号】

000006079

【氏名又は名称】

ミノルタ株式会社

【代理人】

【識別番号】

100085501

【弁理士】

【氏名又は名称】

佐野 静夫

【選任した代理人】

【識別番号】

100111811

【弁理士】

【氏名又は名称】 山田 茂樹

【手数料の表示】

【予納台帳番号】

024969

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

# 特2000-197745

【包括委任状番号】 9716119

【包括委任状番号】 0000030

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像装置

【特許請求の範囲】

【請求項1】 入射光量に応じた電気信号を発生する通常画素と、通常画素の 出力を補正するための補正信号を出力する補正用画素とを備えたことを特徴とす る固体撮像装置。

【請求項2】 入射光量に応じた電気信号を発生する複数の画素を備えた固体 撮像装置において、前記複数の画素には、通常画素と、通常画素の出力を補正す るための補正信号を出力する補正用画素とが含まれることを特徴とする固体撮像 装置。

【請求項3】 入射光量に応じた電気信号を発生するとともにマトリクス状に配された複数の通常画素と、各通常画素列に対応して同一行上に並んで配されるとともに各通常画素の出力を補正するための補正信号をそれぞれ出力する複数の補正用画素とを備えたことを特徴とする固体撮像装置。

【請求項4】 画素列毎に設けられ、同一列に配された通常画素および補正用 画素からの出力信号を導出する複数の出力信号線をさらに備えたことを特徴とす る請求項3の固体撮像装置。

【請求項5】 補正用画素のサイズは通常画素のサイズ以下であることを特徴とする請求項1~4のいずれかに記載の固体撮像装置。

【請求項6】 通常画素と補正用画素とが異なる回路構成を有することを特徴とする請求項1~5のいずれかに記載の固体撮像装置。

【請求項7】 通常画素は光電変換素子を含み、補正用画素は光電変換素子を含まないことを特徴とする請求項6記載の固体撮像装置。

【請求項8】 通常画素と補正用画素とが同じ回路構成を有することを特徴とする請求項1~5のいずれかに記載の固体撮像装置。

【請求項9】 通常画素と補正用画素とに異なる電圧が印加されることを特徴とする請求項8に記載の固体撮像装置。

【請求項10】 通常画素は入射光量に対して自然対数的な出力信号を発生することを特徴とする請求項1~9のいずれかに記載の固体撮像装置。

# 特2000-197745

【請求項11】 通常画素は入射光量に対して自然対数的な出力信号を発生する第1状態と、入射光量に対して線形的な出力信号を発生する第2状態とに切換え可能であることを特徴とする請求項1~9のいずれかに記載の固体撮像装置。

【請求項12】 通常画素の出力を補正用画素の出力で補正する補正手段をさらにを備えたことを特徴とする請求項1~11のいずれかに記載の固体撮像装置

# 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、固体撮像装置に関するものであり、特に画素を2次元に配置した固体撮像装置に関する。

[0002]

# 【従来の技術】

従来より、フォトダイオードなどの感光素子を有した固体撮像装置(以下、「エリアセンサ」とする)は、各画素の出力信号を増幅するための定電流源が各列毎に設けられる。このようなエリアセンサを図15に示す。

[0003]

図15において、G11~Gmnは行列配置(マトリクス配置)された画素を示している。51は垂直走査回路であり、行(ライン)53-1、53-2、…、53-nを順次走査していく。52は水平走査回路であり、画素から出力信号線55-1、55-2、…、55-mに導出された光電変換信号を画素ごとに水平方向に順次読み出す。54は電源ラインである。

[0004]

又、出力信号線55-1、55-2、…、55-mごとにNチャネルのMOSトランジスタQ1、Q2が図示の如く1組ずつ設けられている。出力信号線55-1を例にとって説明すると、MOSトランジスタQ1のゲートは直流電圧線56に接続され、ドレインは出力信号線55-1に接続され、ソースは直流電圧VPS'のライン57に接続されている。一方、MOSトランジスタQ2のドレインは出力信号線55-1に接続され、ソースは最終的な信号線58に接続され、ゲ

ートは水平走査回路52に接続されている。

[0005]

図15のエリアセンサに設けられた画素G11~Gmnから、それらの画素で発生した光電荷に基づく出力電流が出力信号線55-1~55-mに出力される。この出力信号線55-1~55-mにドレインが接続されたMOSトランジスタQ1のゲートには直流電圧DCが常時印加されているため、MOSトランジスタQ1は抵抗又は定電流源と等価であり、出力信号線55-1~55-mに出力される出力電流を電圧増幅する。

[0006]

MOSトランジスタQ2は水平走査回路52によって制御され、列の選択を行うスイッチ素子として動作する。このようにMOSトランジスタQ1が構成されることにより信号のゲインを大きく出力することができる。従って、各画素からの出力信号が小さい場合でも、このMOSトランジスタQ1を含む増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路(図示せず)での処理が容易になる。

[0007]

#### 【発明が解決しようとする課題】

しかしながら、上記回路構成では以下のような問題があった。図15のように、各画素から与えられる出力信号は、各列毎に接続されたMOSトランジスタQ1によって増幅される。よって、このMOSトランジスタQ1の特性にバラツキがあると、列毎に各画素から出力される出力信号の増幅度にバラツキが生じる。そのため、同一列に配された各画素間に出力のバラツキはないが、同一行に配された各画素間の出力に対する増幅度が異なるため、同一行に配された各画素間の出力にバラツキが生じる。そのため、このようなエリアセンサより出力される出力信号が画像として再生されたとき、各列毎に接続されたMOSトランジスタQ1の増幅度のバラツキに起因して、縦縞のような固定パターンノイズとなって現れる。

[0008]

このような問題を鑑みて、本発明は、固体撮像装置の回路構成などに起因して

#### 特2000-197745

その出力信号に生じるバラツキによる固体パターンノイズをキャンセルすることが可能な固体撮像装置を提供することを目的とする。

[0009]

### 【課題を解決するための手段】

上記の目的を達成するために、請求項1に記載の固体撮像装置は、入射光量に 応じた電気信号を発生する通常画素と、通常画素の出力を補正するための補正信 号を出力する補正用画素とを備えたことを特徴とする。

[0010]

請求項2に記載の固体撮像装置は、入射光量に応じた電気信号を発生する複数の画素を備えた固体撮像装置において、前記複数の画素には、通常画素と、通常画素の出力を補正するための補正信号を出力する補正用画素とが含まれることを特徴とする。

[0011]

請求項3に記載の固体撮像装置は、入射光量に応じた電気信号を発生するとともにマトリクス状に配された複数の通常画素と、各通常画素列に対応して同一行上に並んで配されるとともに各通常画素の出力を補正するための補正信号をそれぞれ出力する複数の補正用画素とを備えたことを特徴とする。

[0012]

これらの固体撮像装置において、1フィールド毎に撮像を行う際、まず、補正 用画素から補正信号を出力するとともに、出力した補正信号をメモリなどに格納 する。そして、通常画素が撮像動作を行うことによって出力される電気信号毎に 、格納した補正信号で補正する。

[0013]

又、請求項3に記載の固体撮像装置において、請求項4に記載するように、画素列毎に設けられ、同一列に配された通常画素および補正用画素からの出力信号を導出する複数の出力信号線をさらに備えても構わない。

[0014]

このような固体撮像装置によると、通常画素より出力信号線に出力された出力 信号が、この出力信号を出力した通常画素と同一の出力信号線に接続された補正 用画素から出力された補正信号に基づいて補正される。よって、列毎に補正用画素からの補正信号で通常画素からの出力信号が補正されて外部に出力されるため、各画素が列毎に出力信号線に接続されることに起因して発生する固定パターンノイズである縦縞を防ぐことができる。

### [0015]

請求項1~請求項4に記載の固体撮像装置において、請求項5に記載するように、補正用画素のサイズは通常画素のサイズ以下としても構わない。又、請求項6に記載するように、通常画素と補正用画素とが異なる回路構成を有する用にしても構わない。又、請求項7に記載するように、通常画素は光電変換素子を含み、補正用画素は光電変換素子を含まないようにしても構わない。更に、通常画素と補正用画素とが同じ回路構成を有するようにしても構わない。

# [0016]

即ち、前記通常画素が、入射光量に応じて電気信号を発生する光電変換回路と、該光電変換回路より出力される電気信号を増幅して前記出力信号線に出力する 出力増幅回路と、を有するとき、前記補正用画素が、前記通常画素と同様の回路 構成の出力増幅回路を有するとともに、該出力増幅回路の入力側に一定の入力信 号が与えられるようにしても構わない。

#### [0017]

又、前記補正用画素に前記通常画素と同様の回路構成の光電変換回路を設けて、前記補正用画素と前記通常画素をほぼ同一のポテンシャル状態となるようにしても構わない。又、前記補正用画素において、前記光電変換回路と前記出力増幅回路との接続を切断し、前記光電変換回路から出力が前記出力増幅回路に与えられないようにし、前記補正信号に対して、前記光電変換回路からの出力の影響が与えられないようにしても構わない。

#### [0018]

更に、前記補正用画素において、前記光電変換回路が、前記通常画素の光電変換回路の一部の回路のみで構成されるようにして、前記補正用画素のサイズを小さくすることで、前記補正用画素が設けられる部分の省スペース化を図ることで、固体撮像装置全体のサイズを小さくすることができる。又、前記補正用画素を

、前記出力増幅回路のみで構成することで、前記補正用画素のサイズを更に小さくすることができる。

[0019]

又、請求項9に記載の固体撮像装置は、請求項8に記載の固体撮像装置において、通常画素と補正用画素とに異なる電圧が印加されることを特徴とする。

[0020]

又、請求項10に記載の固体撮像装置は、請求項1~9のいずれかに記載の固体撮像装置において、通常画素は入射光量に対して自然対数的な出力信号を発生することを特徴とする。

[0021]

又、請求項11に記載の固体撮像装置は、請求項1~9のいずれかに記載の固体撮像装置において、通常画素は入射光量に対して自然対数的な出力信号を発生する第1状態と、入射光量に対して線形的な出力信号を発生する第2状態とに切換え可能であることを特徴とする。

[0022]

請求項12に記載の固体撮像装置は、請求項1~11のいずれかに記載の固体 撮像装置において、通常画素の出力を補正用画素の出力で補正する補正手段をさ らにを備えたことを特徴とする。

[0023]

このような固体撮像装置において、補正手段を、通常画素からの出力が非反転 入力端子に入力されるとともに、補正用画素からの出力が反転入力端子に入力される差動増幅回路としても構わない。

[0024]

【発明の実施の形態】

<固体撮像装置(エリアセンサ)の構成の1例>

図1は本発明の実施形態である二次元のMOS型固体撮像装置(以下、「エリアセンサ」とする)の一部の構成を概略的に示している。同図において、G11~Gmnは行列配置(マトリクス配置)された撮像動作を行う画素(以下、「通常画素」とする)を示している。又、G10~Gm0は、同一列に設けられた前記通常画

素からの出力を補正するための補正データを出力する画素(以下、「補正用画素」とする)を示している。1は垂直走査回路であり、行(ライン)3-0、3-1、3-2、…、3-nを順次走査していく。2は水平走査回路であり、画素から出力信号線5-1、5-2、…、5-mに導出された光電変換信号を画素ごとに水平方向に順次読み出す。4は電源ラインである。各画素に対し、上記ライン3-0、3-1、3-2…、3-nや出力信号線5-1、5-2…、5-m、電源ライン4だけでなく、他のライン(例えば、クロックラインやバイアス供給ライン等)も接続されるが、図1ではこれらについて省略し、図3以降の各実施形態において示している。

### [0025]

出力信号線5-1、5-2、…、5-mごとにNチャネルのMOSトランジスタQ1,Q2a,Q2b及びスイッチSa,Sb及びキャパシタCa,Cbが図示の如く1組ずつ設けられている。出力信号線5-1を例にとって説明すると、MOSトランジスタQ1のゲートは直流電圧線6に接続され、ドレインは出力信号線5-1に接続され、ソースは直流電圧VPS'のライン7に接続されている。一方、MOSトランジスタQ2aのドレインはスイッチSaを介して出力信号線5-1に接続され、ソースは最終的な信号線8aに接続され、ゲートは水平走査回路2に接続されている。又、MOSトランジスタQ2bのドレインはスイッチSbを介して出力信号線5-1に接続され、ソースは最終的な信号線8bに接続され、ゲートは水平走査回路2に接続されている。更に、一端が接地されたキャパシタCaの他端がスイッチSaの一端とMOSトランジスタQ2aのドレインとの接続ノードに接続されるとともに、一端が接地されたキャパシタCbの他端がスイッチSbの一端とMOSトランジスタQ2bのドレインとの接続ノードに接続される。

#### [0026]

通常画素G11~Gmn及び補正用画素G10~Gm0には、後述するように、それらの画素で発生した光電荷に基づく信号を出力するNチャネルのMOSトランジスタT2が設けられている。MOSトランジスタT2と上記MOSトランジスタQ1の1との接続関係は図2(a)のようになる。ここで、MOSトランジスタQ1の

ソースに接続される直流電圧 VPS'と、MOSトランジスタT2のドレインに接続される直流電圧 VPD'との関係は VPD'> VPS'であり、直流電圧 VPS'は例えばグランド電圧(接地)である。この回路構成は上段のMOSトランジスタT2のゲートに信号が入力され、下段のMOSトランジスタQ1のゲートには直流電圧 DCが常時印加される。このため下段のMOSトランジスタQ1は抵抗又は定電流源と等価であり、図2(a)の回路はソースフォロワ型の増幅回路となっている。この場合、MOSトランジスタT2から増幅出力されるのは電流であると考えてよい。

[0027]

MOSトランジスタQ2(このMOSトランジスタQ2は、図1のMOSトランジスタQ2a,Q2bを表す)は水平走査回路2によって制御され、スイッチ素子として動作する。尚、後述するように図3以降の各実施形態の画素内にはスイッチ用のNチャネルのMOSトランジスタT3も設けられている。このMOSトランジスタT3も含めて表わすと、図2(a)の回路は正確には図2(b)のようになる。即ち、MOSトランジスタT3がMOSトランジスタQ1とMOSトランジスタT2との間に挿入されている。ここで、MOSトランジスタT3は行の選択を行うものであり、トランジスタQ2は列の選択を行うものである。

[0028]

図2のように構成することにより信号のゲインを大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路(図示せず)での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するトランジスタQ1を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線5-1、5-2、…、5-mごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる

[0029]

更に、信号線 8 a が差動増幅回路 1 2 の非反転入力端子に接続されるとととも

に、信号線8bが差動増幅回路12の反転入力端子に接続される。そして、この差動増幅回路12の出力が出力切換回路9に入力され、出力切換回路9によって、補正用画素G10~Gm0からの出力がラインメモリ10に入力されるとともに、通常画素G11~Gmnからの出力が差動増幅回路11の非反転入力端子に入力される。又、ラインメモリ10に記憶された補正用画素G10~Gm0の出力が、差動増幅回路11の反転入力端子に与えられる。又、ラインメモリ11の入力側と出力側との間にスイッチSWが接続される。

### [0030]

### [0031]

#### [0032]

そして、出力信号線  $5-1\sim 5-m$ 毎に水平走査回路 2によって、MOSトランジスタQ 2 a,Q 2 bが順にONとされることによって、補正用画素G10,G20,…Gm0からの補正データが順に信号線 8 a を介して差動増幅回路 1 2 0 の非反転入力端子に、又、補正用画素G10,G20,…Gm0からのノイズ成分が順に信号線 8 8 b を介して差動増幅回路 1 2 の反転入力端子に、それぞれ入力される。この

差動増幅回路12において、補正用画素G10~Gm0からの補正データがそれぞれ、各画素におけるノイズ成分が除去される。このノイズ成分が除去された補正データが、出力切換回路9を介して、ラインメモリ10に与えられる。このようにすることで、ラインメモリ10内に、補正用画素G10~Gm0からの補正データが補正用画素G10, G20, …Gm0の順に格納される。

### [0033]

次に、出力切換回路9によって、差動増幅回路12より与えられる出力信号が 差動増幅回路11に送出されるように、差動増幅回路12と差動増幅回路11の 非反転入力端子が接続されるとともに、ラインメモリ10から出力された補正デ ータが再びラインメモリ10に与えられるように、スイッチSWがONとされる 。そして、まず、垂直走査回路1により、ライン3-1を介して、通常画素G11 ~Gm1内に設けられた後述するMOSトランジスタT3のゲートに信号 ♥ Vが与 えられる。

### [0034]

このとき、まず、出力信号線 5 - 1, 5 - 2, … 5 - mのそれぞれに接続されたスイッチ S a が同時にONとされることによって、キャパシタ C a に通常画素 G 11, G 21, … G m l 内のMOSトランジスタ T 3 がONすることによって出力される画像データが格納される。次に、スイッチ S a を OFFにした後スイッチ S b を ONすることで、通常画素 G 11~G m l 内のMOSトランジスタ T 3 を OFF することによって、又は、通常画素 G 11~G m l 内のをリセットすることによって得られた各通常画素のノイズ成分が、キャパシタ C b に格納される。

#### [0035]

そして、出力信号線 5 - 1~5 - m毎に水平走査回路 2 によって、MOSトランジスタQ 2 a, Q 2 bが順にONとされることによって、通常画素 G11, G21, …Gm1からの画像データが順に信号線 8 a を介して差動増幅回路 1 2 の非反転入力端子に、又、通常画素 G11, G21, …Gm1からのノイズ成分が順に信号線 8 b を介して差動増幅回路 1 2 の反転入力端子に、それぞれ入力される。この差動増幅回路 1 2 において、通常画素 G11~Gm1からの画像データがそれぞれ、各画素におけるノイズ成分が除去される。このノイズ成分が除去された画像データが

# 特2000-197745

、出力切換回路9を介して、差動増幅回路11の非反転入力端子に与えられる。 更に、このとき同時に、ラインメモリ10に格納された補正用画素G10~Gm0の 補正データが、補正用画素G10, G20, …Gm0の順に、ラインメモリ10の出力 側から差動増幅回路11の反転入力端子及びラインメモリ10の入力側に与えら れる。

[0036]

このように補正データと画像データが入力されるとき、まず、差動増幅回路11では、非反転入力端子に通常画素G11からの画像データが入力されるとともに、反転入力端子に補正用画素G10からの補正データが入力されると、画像データと補正データの差分がとられることによって補正された通常画素G11の画像データを出力する。このとき、ラインメモリ10の入力側に補正用画素G10の補正データがスイッチSWを介して与えられるため、ラインメモリ10は、補正用画素G20, G30, …Gm0, G10の順に補正データが格納される。

[0037]

そして、差動増幅回路 1 1 より補正された通常画素 G 11の画像データが出力されると、次に、非反転入力端子に通常画素 G 21からの画像データが入力されるとともに、反転入力端子に補正用画素 G 20からの補正データが入力され、画像データと補正データの差分がとられることによって補正された通常画素 G 21の画像データを出力する。又、同様に、ラインメモリ 1 0 の入力側に補正用画素 G 20の補正データがスイッチ S W を介して与えられるため、ラインメモリ 1 0 は、補正用画素 G 30, G 40, … G m0, G 10, G 20の順に補正データが格納される。

[0038]

そして、差動増幅回路11に入力される通常画素G31~Gm1の画像データ及び補正用画素G30~Gm0の補正データについても、このような動作が繰り返し行われることによって、補正された通常画素G31~Gm1の画像データが、順次、差動増幅回路11より出力される。又、補正された通常画素Gm1の画像データが差動増幅回路11より出力されたとき、ラインメモリ10には、補正用画素G10, G20, …Gm0の順に補正データが格納される。

[0039]

補正された通常画素G11~Gm1の画像データが差動増幅回路11より出力されると、垂直走査回路1により、ライン3-2を介して、通常画素G12~Gm2内に設けられた後述するMOSトランジスタT3のゲートに信号 Vが与えられる。このとき、まず、出力信号線5-1,5-2,…5-mのそれぞれに接続されたスイッチSaが同時にONとされることによって、キャパシタCaに通常画素G12~Gm2内の画像データが格納される。次に、スイッチSaをOFFにした後スイッチSbをONすることで、通常画素のノイズ成分が、キャパシタCbに格納される。

### [0040]

そして、水平走査回路 2 によって、出力信号線 5 - 1 、5 - 2 、…5 - mのそれぞれに接続されたMOSトランジスタQ2a、Q2bが順にONとされることによって、通常画素 G12、G22、…Gm2からの画像データ及びノイズ成分が順に、信号線 8 a 、8 b を介して、差動増幅回路 1 2 の非反転入力端子と反転入力端子に与えられる。この差動増幅回路 1 2 において、通常画素 G12~Gm2からの画像データがそれぞれ、各画素におけるノイズ成分が除去される。このノイズ成分が除去された画像データが、出力切換回路 9 を介して、差動増幅回路 1 1 の非反転入力端子に与えられる。更に、通常画素 G11~Gm1からの画像データが出力されるときと同様に、このとき同時に、ラインメモリ10に格納された補正用画素 G10~Gm0の補正データが、補正用画素 G10,G20、…Gm0の順に、ラインメモリ10の出力側から差動増幅回路 1 1 の反転入力端子及びラインメモリ10の入力側に与えられる。

#### [0041]

このようにして、差動増幅回路11より、補正用画素G10, G20, …Gm0の補正データによって補正された通常画素G12, G22, …Gm2の画像データが順次、出力される。又、同時に、ラインメモリ10の出力側より出力される補正用画素G10, G20, …Gm0の補正データが、スイッチSWを介して、ラインメモリ10の入力側に入力されるため、補正された通常画素Gm2の画像データが出力されたとき、ラインメモリ10には、補正用画素G10, G20, …Gm0の順に、補正データが格納される。

[0042]

そして、上述したような動作が、垂直走査回路1によって、ライン3-3,3-4,…3-nを介して、通常画素 $G13\sim Gm3$ , $G14\sim Gm4$ ,… $G1n\sim Gmn$ に信号 $\phi$  V が与えられる度に行うことによって、差動増幅回路11より補正された通常画素 $G13\sim Gmn$ の画像データが順次出力される。

[0043]

尚、上述した構成及び動作は、以下に示す第1~第4の実施形態で共通の構成 及び動作である。

[0044]

### <第1の実施形態>

図1に示した構成のエリアセンサ内に設けられる通常画素に適用される第1の 実施形態について、図面を参照して説明する。図3は、本実施形態における通常 画素の構成を示す回路図である。又、図4~図6は、本実施形態における補正用 画素の構成を示す回路図である。

[0045]

### 1. 通常画素の構成

図3の画素において、直流電圧 VPDがカソードに印加されたフォトダイオード PDのアノードにMOSトランジスタT1のドレイン及びゲートとMOSトランジスタT2のゲートとが接続され、このMOSトランジスタT2のソースにMOSトランジスタT3のドレインが接続される。又、MOSトランジスタT3のソースには信号線5(図1の信号線5-1~5-mに相当する)が接続される。尚、MOSトランジスタT1~T3は、そのバックゲートが接地されたNチャネルのMOSトランジスタである。MOSトランジスタT2のドレインには、直流電圧 VPDが与えられ、MOSトランジスタT1のソースには直流電圧 VPSが与えられる。又、MOSトランジスタT3のゲートに信号 Vが与えられる。又、MOSトランジスタT1及びフォトダイオードPDによって光電変換回路が形成されるとともに、MOSトランジスタT2、T3によって出力増幅回路が形成される

[0046]

このような回路構成の画素において、フォトダイオードPDに光が入射されると、光電流が発生し、MOSトランジスタのサブスレッショルド特性により、MOSトランジスタT1, T2のゲートに光電流を自然対数的に変換した値の電圧が発生する。そして、MOSトランジスタT3にパルス信号 φ V を与えることによって、MOSトランジスタT2は、そのゲート電圧に応じてソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

### [0047]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には画像データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、フォトダイオードPDへの入射光量が自然対数的に変換された信号となる。この画像データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

### [0048]

このように、キャパシタCaに画像データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。

#### [0049]

#### 2. 補正用画素の構成の第1例

通常画素が図3のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図4の構成において、図3の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

#### [0050]

図4の画素は、図3の画素に、ドレインがMOSトランジスタT1のドレインとゲート及びMOSトランジスタT2のゲートに接続されたMOSトランジスタT4が設けられた構成の画素である。このMOSトランジスタT4は、ソースに直流電圧VDが与えられるとともに、ゲートに信号 φ VRSが与えられる。又、M

OSトランジスタT4は、MOSトランジスタT1~T3と同様、そのバックゲートが接地されたNチャネルのMOSトランジスタである。

[0051]

このような構成の画素において、まず、信号 Ø VRSがハイレベルとなり、MOSトランジスタT4がONとなることによって、フォトダイオードPDのアノード及びMOSトランジスタT1のゲートとドレイン及びMOSトランジスタT2のゲートに直流電圧VDが与えられる。そして、MOSトランジスタT3にパルス信号 Ø Vを与えることによって、MOSトランジスタT2は、そのゲートに与えられた直流電圧VDに応じてソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

[0052]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

[0053]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 φ VRSはローレベルである

[0054]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。 尚、このように通常画素とほぼ同様の構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。 [0055]

### 3. 補正用画素の構成の第2例

通常画素が図3のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図5の構成において、図4の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

[0056]

図5の画素は、図4の画素と比べて、MOSトランジスタT1のドレイン及びゲートの接続ノードと、MOSトランジスタT2のゲートとMOSトランジスタT4のドレインとの接続ノードとが接続されていない点が異なる。よって、光電変換回路を構成するMOSトランジスタT1のゲート及びドレインの接続ノードに現れる電圧が出力増幅回路を構成するMOSトランジスタT2のゲートに与えられない。

[0057]

このような構成の画素において、図4の画素と同様、まず、信号 φ VRSがハイレベルとなり、MOSトランジスタT4がONとなることによって、MOSトランジスタT2のゲートに直流電圧VDが与えられる。そして、MOSトランジスタT3にパルス信号 φ Vを与えることによって、MOSトランジスタT2は、そのゲートに与えられた直流電圧VDに応じたソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

[0058]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

[0059]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとするこ

[0060]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように光電変換回路を残した構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。又、光電変換回路と出力増幅回路との接続を切断することによって、出力増幅回路より出力される補正データが、光電変換回路から出力される信号に影響されず、出力増幅回路に常に一定の直流電圧が与えられた状態における補正データとすることができる。

[0061]

### 4. 補正用画素の構成の第3例

通常画素が図3のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図6の構成において、図5の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

[0062]

図6の画素は、図5の画素より光電変換回路を構成するMOSトランジスタT1とフォトダイオードPDを削除された構成であり、MOSトランジスタT2, T3で構成される出力増幅回路とMOSトランジスタT4で構成される。このような構成の画素において、図5の画素と同様、まず、信号 φ VRSがハイレベルとなり、MOSトランジスタT4がONとなることによって、MOSトランジスタT2のゲートに直流電圧VDが与えられる。そして、MOSトランジスタT3にパルス信号 φ Vを与えることによって、MOSトランジスタT2は、そのゲートに与えられた直流電圧VDに応じてソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

[0063]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

### [0064]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 

VRSはローレベルである

### [0065]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように、本実施形態における第2例(図5)の回路構成の補正用画素と比べて、光電変換回路を削除した構成とすることによって、その構成がシンプルになる。よって、補正用画素の画素サイズを通常画素より小さくすることができるので、通常画素のサイズが補正用画素のサイズに律速されない。

### [0066]

尚、図3のような構成の通常画素より得た画像データが差動増幅回路12(図1)によってノイズ成分が除去されるが、MOSトランジスタQ1の影響を受けた値として出力される。このとき、本実施形態の第1例~第3例で説明したような構成の補正用画素より補正データが出力されるとき、差動増幅回路11(図1)において、差動増幅回路12でノイズ成分が除去された補正データとの差分をとることにより、MOSトランジスタQ1の影響を受けたバラツキ成分を除去することができる。そのため、縦縞などの固定パターンノイズを除去することができる。

1 8

[0067]

# <第2の実施形態>

図1に示した構成のエリアセンサ内に設けられる通常画素に適用される第2の 実施形態について、図面を参照して説明する。図7は、本実施形態における通常 画素の構成を示す回路図である。以下、説明するように図7の回路が補正画素の 構成となる場合もある。又、図8は、本実施形態における補正用画素構成の一例 を示す回路図である。

[0068]

### 1. 通常画素の構成

図7の画素において、図4の画素と同一の目的で使用される素子及び信号線などは、同一の符号を付してその詳細な説明は省略する。この図7の画素は、図4と同様の回路構成となるとともに、MOSトランジスタT1のソースに信号 $\phi$  V PSが入力される。この信号 $\phi$  V PSは、2値的に変化するものとし、MOSトランジスタT1, T2をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧 V PDと略等しい電圧をハイレベルとする。又、第1の実施形態と同様、MOSトランジスタT1とフォトダイオードPDによって光電変換回路が構成されるとともに、MOSトランジスタT2, T3によって出力増幅回路が構成される。

[0069]

このような回路構成の通常画素は、信号  $\phi$  VPSの電圧値を変更することによって、フォトダイオードPDで発生した光電流に対して自然対数的に又は線形的に変換した画像データを出力することができる。このように光電流に対して自然対数的又は線形的に画像データを出力するそれぞれの場合の動作について、以下に説明する。

[0070]

#### (a)光電流に対して自然対数的に変換した画像データを出力する場合

まず、信号 φ VPSをローレベルとし、MOSトランジスタT1, T2がサブス レッショルド領域で動作するようにバイアスされる。又、MOSトランジスタT 4のゲートには、常に、ローレベルの信号 φ VRSが与えられ、MOSトランジス タT4はOFFとなり、実質的に存在しないことと等価の状態になる。

# [0071]

このようにすることで、実質動作を行うのは、第1の実施形態と同様、フォトダイオードPDとMOSトランジスタT1~T3である。よって、第1の実施形態と同様に、フォトダイオードPDに光が入射されると光電流が発生し、MOSトランジスタT1, T2のゲートに光電流を自然対数的に変換した値の電圧が発生する。そして、MOSトランジスタT3にパルス信号 Vを与えることによって、MOSトランジスタT2より出力電流が出力される。

### [0072]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には画像データがフォトダイオードPDへの入射光量が自然対数的に変換された値に比例した電圧信号として現れる。この画像データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

### [0073]

このように、キャパシタCaに画像データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。

### [0074]

### (b)光電流に対して線形的に変換した画像データを出力する場合

まず、信号 φ VPSをハイレベルとし、MOSトランジスタT1をカットオフ状態にする。そして、MOSトランジスタT4のゲートにローレベルの信号 φ VRSを与えて、MOSトランジスタT4はOFFとする。このような状態において、フォトダイオードPDに光が入射すると光電流が発生する。このとき、MOSトランジスタT1のバックゲートとゲートとの間やフォトダイオードPDの接合容量でキャパシタを構成するので、光電流による電荷がMOSトランジスタT1のゲート及びドレインに蓄積される。よって、MOSトランジスタT1, T2のゲート電圧が前記光電流を積分した値に比例した値になる。

[0075]

そして、MOSトランジスタT3のゲートにパルス信号 Vを与えて、MOSトランジスタT3をONにすると、MOSトランジスタT2のゲートにかかる電圧に比例したソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には画像データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、フォトダイオードPDへの入射光量が線形的に変換した値となる。この画像データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。画像データがキャパシタCaに格納されると、スイッチSaがOFFになる。

[0076]

このようにして入射光量に比例した画像データが出力されると、MOSトランジスタT3をOFFにするとともに、MOSトランジスタT4のゲートにハイレベルの信号 ΦVRSを与えることで、MOSトランジスタT4をONとして、フォトダイオードPD、MOSトランジスタT1のドレイン電圧、及びMOSトランジスタT1, T2のゲート電圧を初期化する。このとき、MOSトランジスタT3を再びONとするとともにスイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。このようにノイズ成分が出力されると、スイッチSb及びMOSトランジスタT3がOFFとなる。

[0077]

### 2. 補正用画素の構成の第1例

通常画素が図7のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。本例における補正用画素は、通常画素と同様、図7のような回路構成の画素である。このように図7のような構成の補正用画素を用いたときの動作について、以下に説明する。

[0078]

(a)光電流に対して自然対数的に変換した画像データを出力する場合



通常画素が自然対数的に変換した出力信号を画像データとして出力するとき、この画像データを補正するための補正データを出力する補正用画素において、通常画素と同様に、信号 φ VPSをローレベルとして、MOSトランジスタT1がサブスレッショルド領域で動作するようにバイアスされる。そして、第1の実施形態と同様に、まず、信号 φ VRSをハイレベルにした後、パルス信号 φ VをMOSトランジスタT3のゲートに与えることによって、補正用データを出力信号線5に出力する。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

### [0079]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 φ VRSはローレベルである

# [0080]

#### (b)光電流に対して線形的に変換した画像データを出力する場合

通常画素が線形的に変換した出力信号を画像データとして出力するとき、この画像データを補正するための補正データを出力する補正用画素において、通常画素と同様に、信号 φ VPSをハイレベルとして、MOSトランジスタT1をカットオフ状態にする。そして、第1の実施形態と同様に、まず、信号 φ VRSをハイレベルにした後、パルス信号 φ V をMOSトランジスタT3のゲートに与えることによって、補正用データを出力信号線5に出力する。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

#### [0081]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 φVRSはローレベルである



[0082]

このようにして、通常画素の動作にあわせて、信号 VPSの電圧値を変更し、通常画素と同等の状態で動作させたときの出力信号を補正データとして出力する。尚、このように通常画素とほぼ同様の構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。

[0083]

# 3. 補正用画素の構成の第2例

通常画素が図7のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図8の構成において、図7の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

[0084]

図8の画素は、図7の画素と比べて、MOSトランジスタT1のドレイン及びゲートの接続ノードと、MOSトランジスタT2のゲートとMOSトランジスタT4のドレインとの接続ノードとが接続されていない点が異なる。即ち、本例における補正用画素と本実施形態における通常画素との関係が、第1の実施形態における第2例(図5)のような回路構成の補正用画素と通常画素(図3)との関係に対応する。

[0085]

このように構成したとき、図7のような回路構成の補正用画素(第1例)と同様、通常画素が対数変換した画像データを出力するときは、信号  $\phi$  VPSをローレベルにしてMOSトランジスタT1がサブスレッショルド領域で動作するようにバイアスする。一方、通常画素が線形変換した画像データを出力するときは、信号  $\phi$  VPSをハイレベルにしてMOSトランジスタT1をカットオフ状態とする。

[0086]

このようにして、通常画素の動作にあわせて、信号 φ VPSの電圧値を変更して MOSトランジスタT1の状態を切り換えるとともに、第1例と同様に、通常画素と同等の状態で動作させたときの出力信号を補正データとして出力する。この

補正データは、上述したように、スイッチSaをONとすることで、信号線5及 びスイッチSaを介してキャパシタCaに与えられる。

[0087]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 øVRSはローレベルである

[0088]

尚、このように通常画素とほぼ同様の構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。又、光電変換回路と出力増幅回路との接続を切断することによって、出力増幅回路より出力される補正データを、光電変換回路から出力される信号に影響されず、出力増幅回路に常に一定の直流電圧が与えられた状態における補正データとすることができる。

[0089]

# 4. 補正用画素の構成の第3例

本例で使用される補正用画素は、第1の実施形態の第3例における補正用画素と同様、図6のような回路構成の画素が用いられる。よって、このような構成の補正用画素の回路構成及び動作については、第1の実施形態を参照とするものとし、その説明を省略する。又、このように構成されたとき、本実施形態における第2例(図8)の回路構成の補正用画素と比べて、光電変換回路を削除した構成となるため、その構成がシンプルになる。よって、補正用画素の画素サイズを通常画素より小さくすることができるので、補正画素の大きさに通常画素の大きさが律速されない。

[0090]

尚、図7のような構成の通常画素より得た画像データが差動増幅回路12(図1)によってノイズ成分が除去されるが、MOSトランジスタQ1の影響を受け

た値として出力される。このとき、本実施形態の第1例〜第3例で説明したような構成の補正用画素より補正データが出力されるとき、差動増幅回路11(図1)において、差動増幅回路12でノイズ成分が除去された補正データとの差分をとることにより、MOSトランジスタQ1の影響を受けたバラツキ成分を除去することができる。そのため、縦筋などの固定パターンノイズを除去することができる。

[0091]

# <第3の実施形態>

図1に示した構成のエリアセンサ内に設けられる通常画素に適用される第3の 実施形態について、図面を参照して説明する。図9は、本実施形態における通常 画素の構成を示す回路図である。又、図10、図11は、本実施形態における補 正用画素の構成を示す回路図である。

[0092]

### 1. 通常画素の構成

図9の画素において、図3の画素と同一の目的で使用される素子及び信号線などは、同一の符号を付してその詳細な説明は省略する。図9の画素は、図3の画素に、MOSトランジスタT1のドレイン及びゲートの接続ノードにゲートが接続されるとともにMOSトランジスタT2のゲートにソースが接続されたMOSトランジスタT5と、MOSトランジスタT2のゲートとMOSトランジスタT5のソースとの接続ノードに一端が接続されるとともに他端に直流電圧VPSが印加されたキャパシタCとが設けられる。

[0093]

又、MOSトランジスタT5のドレインには信号 $\phi$ Dが与えられる。又、MOSトランジスタT5は、MOSトランジスタT1~T3と同様、そのバックゲートが接地されたNチャネルのMOSトランジスタである。又、MOSトランジスタT1,T5及びフォトダイオードPD及びキャパシタCによって光電変換回路が形成されるとともに、MOSトランジスタT2,T3によって出力増幅回路が形成される。

[0094]

このような回路構成の画素において、信号 Φ Dをハイレベル(例えば、直流電圧 VPDと略等しい電圧)として撮像動作を開始したとき、フォトダイオード P D に光が入射すると光電流が発生し、M O S トランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がM O S トランジスタ T 1, T 5のゲートに発生する。この電圧により、M O S トランジスタ T 5 に電流が流れ、キャパシタ C には前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタ C と M O S トランジスタ T 5 の ソースとの接続ノード a に、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じる。ただし、このとき、M O S トランジスタ T 3 は O F F の状態であるとする。

## [0095]

次に、MOSトランジスタT3のゲートにパルス信号 ø Vを与えて、MOSトランジスタT3をONにすると、MOSトランジスタT2のゲートにかかる電圧に比例した電流がMOSトランジスタT2, T3を通って出力信号線5に導出される。今、MOSトランジスタT2のゲートにかかる電圧は、接続ノードaにかかる電圧であるので、出力信号線5に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして、画像データが出力されるとともに、この画像データが、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

### [0096]

そして、画像データ出力後、スイッチSa及びトランジスタT3をOFFする。この後、トランジスタT3をOFFとするとともに信号φDをローレベル(例えば、信号φ VPSよりも低い電圧)にしてトランジスタT5を通して信号φDの信号線路へキャパシタCに蓄積された電荷を放電することによって、キャパシタC及び接続ノードaの電位が初期化される。このとき、MOSトランジスタT3を再びONとするとともにスイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。このようにノイズ成分が出力されると、スイッチSb及びMOSトランジスタT3がOFFとなる。

# [0097]

このような構成にすることによって、画素から出力される信号が、一旦キャパシタCで積分された信号となるので、光源の変動成分や髙周波のノイズがキャパシタで吸収されて除去される。

[0098]

### 2. 補正用画素の構成の第1例

通常画素が図9のような回路構成で構成されるときの、補正用画素の構成の一例について、図10を参照して説明する。尚、図10の構成において、図9の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

[0099]

図10の画素は、図9の画素に、ドレインがMOSトランジスタT2のゲートとMOSトランジスタT5のソースとの接続ノードに接続されたMOSトランジスタT4が設けられた構成の画素である。このMOSトランジスタT4は、ソースに直流電圧VDが与えられるとともに、ゲートに信号 ØVRSが与えられる。又、MOSトランジスタT4は、MOSトランジスタT1~T3と同様、そのバックゲートが接地されたNチャネルのMOSトランジスタである。即ち、本例における補正用画素と本実施形態における通常画素との関係が、第1の実施形態における通常画素との関係が、第1の実施形態における第1例(図4)のような回路構成の補正用画素と通常画素(図3)と同様の関係となる。

### [0100]

このような構成の画素において、第1の実施形態と同様、まず、信号 φ V RSが ハイレベルとなり、MOSトランジスタT4がONとなることによって、MOS トランジスタT2のゲートに直流電圧 V Dが与えられる。そして、MOSトラン ジスタT3にパルス信号 φ V を与えることによって、MOSトランジスタT2は 、そのゲートに与えられた直流電圧 V Dに応じてソース電流を、MOSトランジ スタT3を介して信号線5に出力電流として出力する。

[0101]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSト

ランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

# [0102]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線S及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 $\phi$ VRSはローレベルである

# [0103]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように通常画素とほぼ同様の構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。

#### [0104]

#### 3. 補正用画素の構成の第2例

通常画素が図9のような回路構成で構成されるときの、補正用画素の構成の一例について、図11を参照して説明する。尚、図11の構成において、図10の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

### [0105]

図11の画素は、図10の画素と比べて、MOSトランジスタT5のソースとキャパシタCとの接続ノードと、MOSトランジスタT2のゲートとMOSトランジスタT4のソースとの接続ノードとが接続されていない点が異なる。よって、光電変換回路を構成するMOSトランジスタT5のソースとキャパシタCとの接続ノードに現れる電圧が出力増幅回路を構成するMOSトランジスタT2のゲートに与えられない。即ち、本例における補正用画素と本実施形態における通常画素との関係が、第1の実施形態における第2例(図5)のような回路構成の補

正用画素と図3のような回路構成の通常画素と同様の関係となる。

[0106]

このような構成の画素において、図10の画素と同様、まず、信号 φ VRSがハイレベルとなり、MOSトランジスタT4がONとなることによって、MOSトランジスタT2のゲートに直流電圧VDが与えられる。そして、MOSトランジスタT3にパルス信号 φ Vを与えることによって、MOSトランジスタT2は、そのゲートに与えられた直流電圧VDに応じてソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

### [0107]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

# [0108]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 øVRSはローレベルである

### [0109]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように光電変換回路を残した構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。又、光電変換回路と出力増幅回路との接続を切断することによって、出力増幅回路より出力される補正データを、光電変換回路から出力される信号に影響されず、出力

増幅回路に常に一定の直流電圧が与えられた状態における補正データとすることができる。

[0110]

### 4. 補正用画素の構成の第3例

本例で使用される補正用画素は、第1の実施形態の第2例における補正用画素と同様、図5のような回路構成の画素が用いられる。よって、このような構成の補正用画素の回路構成及び動作については、第1の実施形態を参照とするものとし、その説明を省略する。又、このように構成されたとき、本実施形態における第2例(図11)の回路構成の補正用画素と比べて、MOSトランジスタT5及びキャパシタCを削除した構成となるため、その構成がシンプルになる。よって、補正用画素の画素サイズを通常画素より小さくすることができるので、補正画素の大きさに通常画素の大きさが律速されない。

[0111]

### 5. 補正用画素の構成の第4例

本例で使用される補正用画素は、第1の実施形態の第3例における補正用画素と同様、図6のような回路構成の画素が用いられる。よって、このような構成の補正用画素の回路構成及び動作については、第1の実施形態を参照とするものとし、その説明を省略する。又、このように構成されたとき、本実施形態における第3例(図5)の回路構成の補正用画素と比べて、光電変換回路を削除した構成となるため、更に、その構成がシンプルになる。よって、補正用画素の画素サイズを通常画素より小さくすることができるので、補正画素の大きさに通常画素の大きさが律速されない。

[0112]

尚、図9のような構成の通常画素より得た画像データが差動増幅回路12(図1)によってノイズ成分が除去されるが、MOSトランジスタQ1の影響を受けた値として出力される。このとき、本実施形態の第1例~第4例で説明したような構成の補正用画素より補正データが出力されるとき、差動増幅回路11(図1)において、差動増幅回路12でノイズ成分が除去された補正データとの差分をとることにより、MOSトランジスタQ1の影響を受けたバラツキ成分を除去す

### 特2000-197745

ることができる。そのため、縦筋などの固定パターンノイズを除去することがで きる。

[0113]

### <第4の実施形態>

図1に示した構成のエリアセンサ内に設けられる通常画素に適用される第4の 実施形態について、図面を参照して説明する。図12は、本実施形態における通 常画素の構成を示す回路図である。又、図13,14は、本実施形態における補 正用画素の構成を示す回路図である。

[0114]

# 1. 通常画素の構成

図12の画素において、図9の画素と同一の目的で使用される素子及び信号線などは、同一の符号を付してその詳細な説明は省略する。この図12の画素は、図9の画素に、MOSトランジスタT1のドレイン及びゲートとMOSトランジスタT5のゲートとの接続ノードにドレインが接続されたMOSトランジスタT6が設けられる。

[0115]

MOSトランジスタT1のソース及びキャパシタCの一端に信号 VPSが入力され、MOSトランジスタT6のソースに直流電圧VPGが印加されるとともに、そのゲートに信号 RSが入力される。又、MOSトランジスタT6は、MOSトランジスタT1~T3, T5と同様、そのバックゲートが接地されたNチャネルのMOSトランジスタである。又、MOSトランジスタT1, T5, T6及びフォトダイオードPD及びキャパシタCによって光電変換回路が形成されるとともに、MOSトランジスタT2, T3によって出力増幅回路が形成される。

[0116]

尚、第2の実施形態と同様、信号φ VPSは、2値的に変化するものとし、MOSトランジスタT1, T5をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧 VPDと略等しい電圧をハイレベルとする。よって、このような回路構成の通常画素は、第2の実施形態と同様、信号φ VPSの電圧値を変更することによって、フォトダイオード PDで発生した光電流に対して自然対

数的に又は線形的に変換した画像データを出力することができる。

### [0117]

この実施形態において、出力電流を光電流に対して自然対数的に変換させる場合は、信号 φ R S を常にローレベルとしてMOSトランジスタT 6 をOF F 状態に固定し、信号 φ VPSをローレベルにするとともに、信号 φ D をハイレベル(例えば、直流電圧 VPDと略等しい電圧)にして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタCに蓄積する。そして、所定のタイミングでMOSトランジスタT 3 をONにして、MOSトランジスタT 2 のゲートにかかる電圧に比例した電流をMOSトランジスタT 2, T 3 を通して出力信号線 5 に導出することで画像データが出力される。このようにして、画像データが出力されるとともに、この画像データが、上述したように、スイッチ S a をONとすることで、信号線 5 及びスイッチ S a を介してキャパシタ C a に与えられる。

### [0118]

その後、スイッチSa及びMOSトランジスタT3をOFFするとともに信号 φ Dをローレベル (例えば、信号 φ VPSよりも低い電圧) にすると、キャパシタ Cの電荷がMOSトランジスタT5を通して信号 φ Dの信号線路へ放電され、それによって、キャパシタC及び接続ノードaの電圧が初期化される。このとき、MOSトランジスタT3を再びONとするとともにスイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。このようにノイズ成分が出力されると、MOSトランジスタT3がOFFとなる。

### [0119]

これに対して、出力電流を光電流に対して線形的に変換させる場合は、まず、信号 φ R S をローレベルにしてMOSトランジスタT 6 をOFFにして、信号 φ VPSの電圧をハイレベルにするとともに信号 φ D をハイレベルにする。これに先だって、MOSトランジスタT 5 を用いた初期化動作を行うことによって、第3の実施形態と同様に接続ノード a が直流電圧 VPDより低い電圧となっている。このような状態で、光電流の積分値を線形的に変換した値と同等の電荷をキャパシタCに蓄積する。

#### [0120]

そして、所定のタイミングでMOSトランジスタT3をONにして、MOSトランジスタT2のゲートにかかる電圧に比例した電流をMOSトランジスタT2, T3を通して出力信号線5に導出することで画像データが出力される。このようにして、画像データが出力されるとともに、この画像データが、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

#### [0121]

その後、まず、スイッチSa及びMOSトランジスタT3をOFFするとともに信号。DをローレベルにしてキャパシタCの電荷をMOSトランジスタT5を通して信号。Dの信号線路に放電して、接続ノードaの電圧を例えば信号。VPSの電圧より低い電圧に初期化する。続いて、MOSトランジスタT6をONして、フォトダイオードPD、MOSトランジスタT1のドレイン電圧、及びMOSトランジスタT1, T5のゲート電圧を初期化する。このとき、MOSトランジスタT3を再びONとするとともにスイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。このようにノイズ成分が出力されると、スイッチSb及びMOSトランジスタT3がOFFとなる。

#### [0122]

#### 2. 補正用画素の構成の第1例

通常画素が図12のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図13の構成において、図12の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

#### [0123]

図13の画素は、図12の画素に、ドレインがMOSトランジスタT2のゲートとMOSトランジスタT5のソースとの接続ノードに接続されたMOSトランジスタT4が設けられた構成の画素である。このMOSトランジスタT4は、ソースに直流電圧VDが与えられるとともに、ゲートに信号 φ VRSが与えられる。又、MOSトランジスタT4は、MOSトランジスタT1~T3と同様、そのバ

ックゲートが接地されたNチャネルのMOSトランジスタである。即ち、本例における補正用画素と本実施形態における通常画素との関係が、第1の実施形態における第1例(図4)のような回路構成の補正用画素と通常画素(図3)と同様の関係に対応する。

#### [0124]

このような構成の画素において、第2の実施形態と同様、通常画素が自然対数的に変換した出力信号を画像データとして出力するときは、信号 φ V PSをローレベルとし、又、通常画素が線形的に変換した出力信号を画像データとして出力するときは、信号 φ V PSを、画像データを出力する通常画素と同様の状態にした後、まず、信号 φ V RSがハイレベルとなり、MOSトランジスタT4がONとなることによって、MOSトランジスタT2のゲートに直流電圧 V D が与えられる。そして、MOSトランジスタT3にパルス信号 φ V を与えることによって、MOSトランジスタT2は、そのゲートに与えられた直流電圧 V D に応じてソース電流を、MOSトランジスタT3を介して信号線5に出力電流として出力する。

#### [0125]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

#### [0126]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 φVRSはローレベルである

[0127]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように通常画素とほぼ同様の構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。

[0128]

#### 2. 補正用画素の構成の第2例

通常画素が図12のような回路構成で構成されるときの、補正用画素の構成の一例について説明する。尚、図14の構成において、図13の画素と同一の構成部分については、同一の符号を付してその説明は省略する。

[0129]

図14の画素は、図13の画素と比べて、MOSトランジスタT5のソースとキャパシタCとの接続ノードと、MOSトランジスタT2のゲートとMOSトランジスタT4のドレインとの接続ノードとが接続されていない点が異なる。よって、光電変換回路を構成するMOSトランジスタT5のソースとキャパシタCとの接続ノードに現れる電圧が出力増幅回路を構成するMOSトランジスタT2のゲートに与えられない。即ち、本例における補正用画素と本実施形態における通常画素との関係が、第1の実施形態における第2例(図5)のような回路構成の補正用画素と図3のような回路構成の通常画素と同様の関係となる。

[0130]

このような構成の画素において、第2の実施形態と同様、通常画素が自然対数的に変換した出力信号を画像データとして出力するときは、信号 φ V PSをローレベルとし、又、通常画素が線形的に変換した出力信号を画像データとして出力するときは、信号 φ V PSを、画像データを出力する通常画素と同様の状態にした後、まず、信号 φ V RSがハイレベルとなり、MOSトランジスタT4がONとなることによって、MOSトランジスタT3をログートに直流電圧 V D が与えられる。そして、MOSトランジスタT3にパルス信号 φ V を与えることによって、MOSトランジスタT3をトに与えられた直流電圧 V D に応じてソース電流を、MOSトランジスタT3を

介して信号線5に出力電流として出力する。

#### [0131]

このとき、MOSトランジスタT2がソースフォロワ型のMOSトランジスタとして動作し、信号線5には補正データが電圧信号として現れる。又、MOSトランジスタT3を介して出力される出力信号は、MOSトランジスタT2のゲート電圧に比例した値となるため、直流電圧VDに応じた信号となる。この補正データは、上述したように、スイッチSaをONとすることで、信号線5及びスイッチSaを介してキャパシタCaに与えられる。

#### [0132]

このように、キャパシタCaに補正データが格納された後、MOSトランジスタT3及びスイッチSaがOFFとなるとともに、スイッチSbをONとすることによって、各画素毎に発生するノイズ成分が信号線5及びスイッチSbを介してキャパシタCbに与えられる。又、このとき、信号 $\phi$ VRSはローレベルである

#### [0133]

このようにして出力された補正データは、信号線5-1~5-m(図1)に接続されたMOSトランジスタQ1(図1)の特性のバラツキを表す信号となる。尚、このように光電変換回路を残した構成とすることによって、光電変換回路のポテンシャル状態の影響を受けた補正データを出力することができる。よって、通常画素の状態に近い状態における補正データを出力することができる。又、光電変換回路と出力増幅回路との接続を切断することによって、出力増幅回路より出力される補正データを、光電変換回路から出力される信号に影響されず、出力増幅回路に常に一定の直流電圧が与えられた状態における補正データとすることができる。

#### [0134]

#### 4. 補正用画素の構成の第3例

本例で使用される補正用画素は、第2の実施形態の第2例における補正用画素 と同様、図8のような回路構成の画素が用いられる。よって、このような構成の 補正用画素の回路構成及び動作については、第2の実施形態を参照とするものと し、その説明を省略する。又、このように構成されたとき、本実施形態における第2例(図14)の回路構成の補正用画素と比べて、MOSトランジスタT5, T6及びキャパシタCを削除した構成となるため、その構成がシンプルになる。 よって、補正用画素の画素サイズを通常画素より小さくすることができるので、 補正画素の大きさに通常画素の大きさが律速されない。

[0135]

#### 5. 補正用画素の構成の第4例

本例で使用される補正用画素は、第1の実施形態の第3例における補正用画素と同様、図6のような回路構成の画素が用いられる。よって、このような構成の補正用画素の回路構成及び動作については、第1の実施形態を参照とするものとし、その説明を省略する。又、このように構成されたとき、本実施形態における第3例(図8)の回路構成の補正用画素と比べて、光電変換回路を削除した構成となるため、更に、その構成がシンプルになる。よって、補正用画素の画素サイズを通常画素より小さくすることができるので、補正画素の大きさに通常画素の大きさが律速されない。

#### [0136]

尚、図12のような構成の通常画素より得た画像データが差動増幅回路12(図1)によってノイズ成分が除去されるが、MOSトランジスタQ1の影響を受けた値として出力される。このとき、本実施形態の第1例~第4例で説明したような構成の補正用画素より補正データが出力されるとき、差動増幅回路11(図1)において、差動増幅回路12でノイズ成分が除去された補正データとの差分をとることにより、MOSトランジスタQ1の影響を受けたバラツキ成分を除去することができる。そのため、縦筋などの固定パターンノイズを除去することができる。

#### [0137]

尚、通常画素の構成については、第1~第4の実施形態(図3、図7、図9、図12)のような回路構成に限定されるものではなく、光電変換回路を構成する 各素子の接続状態が上記各実施形態のものとは異なるような回路構成のものや、 極性が逆になるPチャネルのMOSトランジスタを用いた回路構成のものなどで も構わない。

[0138]

又、このように通常画素の構成が変更されたとき、補正用画素は、第1~第4の実施形態の第1例のように、光電変換回路と出力増幅回路との接続ノードにソースが接続されるようなMOSトランジスタT4を設けた構成としても構わない。又、第1~第4の実施形態の第2例のように、増幅出力回路の入力側にMOSトランジスタT4が設けられるとともに、光電変換回路と増幅出力回路との接続を切断したような回路構成としても構わない。

[0139]

又、第3、第4の実施形態の第3例のように、光電変換回路をその一部となるフォトダイオードなどの光電変換素子周辺の回路のみで構成し、増幅出力回路の入力側にMOSトランジスタT4が設けられるとともに、光電変換回路と増幅出力回路との接続を切断したような回路構成としても構わない。又、第1、第2の実施形態の第3例及び第3、第4の実施形態の第4例のように、増幅出力回路と、増幅出力回路の入力側に設けられたMOSトランジスタT4とで構成しても構わない。

[0140]

尚、本実施形態において、図1のように、補正用画素を1行だけ設けたエリアセンサとしたが、このような補正用画素を複数行設け、各列毎に設けられた複数の補正用画素より与えられる出力に基づく補正データを生成するようにしてもよい。例えば、複数の補正用画素より与えられる出力の平均値を補正データとするような構成のエリアセンサとしても構わない。更に、複数行の補正用画素が設けられたとき、前記ラインメモリをエリアメモリとして、複数行の補正用画素からの出力を記憶するようにしても構わない。

[0141]

#### 【発明の効果】

本発明の固体撮像装置によると、各列毎に補正用画素を設け、この補正用画素から出力される補正信号に基づいて、各列毎に設けられた出力信号線を介して出力される通常画素からの出力信号を補正することができるため、従来、このよう

に列毎に出力信号線が設けられることに起因して発生する縦縞を防ぐことができる。

#### 【図面の簡単な説明】

- 【図1】本発明のエリアセンサの内部構成を示すブロック図。
- 【図2】図1のエリアセンサの一部を示す回路図。
- 【図3】通常画素の構成を示す回路図の1例。
- 【図4】補正用画素の構成を示す回路図の1例。
- 【図5】補正用画素の構成を示す回路図の1例。
- 【図6】補正用画素の構成を示す回路図の1例。
- 【図7】通常画素の構成を示す回路図の1例。
- 【図8】補正用画素の構成を示す回路図の1例。
- 【図9】通常画素の構成を示す回路図の1例。
- 【図10】補正用画素の構成を示す回路図の1例。
- 【図11】補正用画素の構成を示す回路図の1例。
- 【図12】通常画素の構成を示す回路図の1例。
- 【図13】補正用画素の構成を示す回路図の1例。
- 【図14】補正用画素の構成を示す回路図の1例。
- 【図15】従来のエリアセンサの内部構成を示すブロック図。

#### 【符号の説明】

- 1 垂直走査回路
- 2 水平走査回路
- 3-1~3-n ライン
- 4 電圧供給線
- 5-1~5-m 出力信号線
- 6,7 直流電圧線
- 8 信号線
- 9 出力切換回路
- 10 ラインメモリ
- 11 差動増幅回路

G11~Gmn 画素


PD フォトダイオード

T1~T6 第1~第6MOSトランジスタ


C キャパシタ

【書類名】 図面


【図1】




## 【図2】




## 【図3】




## 【図4】




# 【図5】




# 【図6】




【図7】




【図8】




## 【図9】




## 【図10】




### 【図11】




## 【図12】



### 【図13】



## 【図14】



【図15】 **-51** - 54 -G2n Gmn -53-n -G1n 垂直走査回路 G12 -G22 **√53−2** Gm2 ∠<sup>53−1</sup> G21 **G**11 Gm1 55-1-55-2-55-m ∠56 DC QT ∠<sup>57</sup> ∨PS' Q2 ∠58 -**信号線** 52 水平走查回路

【書類名】 要約書

【要約】

【課題】本発明は、固体撮像装置の回路構成などに起因してその出力信号に生じるバラツキによる固体パターンノイズをキャンセルすることが可能な固体撮像 装置を提供することを目的とする。

【解決手段】まず、補正用画素G10~Gm0からの補正データとなる出力がラインメモリ10に与えられて、ラインメモリ10内に各列毎の補正データとして格納される。そして、通常画素G11~Gmnにおいて、画像データとなる出力が出力されるとき、差動増幅回路11の非反転入力端子に与えられる画像データを出力する通常画素と同一列に配された補正用画素からの補正データがラインメモリ10より差動増幅回路11の反転入力端子に与えられる。このようにして、各通常画素からの画像データが、差動増幅回路11において、ラインメモリ10に格納された補正データに基づいて補正されて出力される。

【選択図】 図1

### 出願人履歴情報

識別番号

[000006079]

1. 変更年月日

1994年 7月20日

[変更理由]

名称変更

住 所

大阪府大阪市中央区安土町二丁目3番13号 大阪国際ビル

氏 名

ミノルタ株式会社